Публикации

The article discusses the features of modern processor’s microarchitecture, the method of instruction’s and micro-operation’s accelerated execution. The research focuses on the organization of the decoding stage in the CPU core pipeline and Macro- and Micro-fusion algorithms. The Macro- and Micro-fusion mechanisms are defined. A computer simulator has been developed to explore these mechanisms. The developed software has a user-friendly interface, is easy to use, and combines training and research options. The computer simulator demonstrates the sequence of mechanism’s implementation; the resulting macro- or microoperations set after Macro- and Micro-fusion, and also reflects each algorithm features for different processor’s families. The software allows you to use either a pre-prepared file with Assembler (x86) code fragments as source data, or enter/change the source code fragments at your request. The main combinations of machine instructions that can be fused into a single macro-operation are considered, as well as instructions that can be decoded into fused microoperations. The simulator can be useful both for in Computer Science & Engineering students, especially for on-line education and for researchers and General-purpose CPU cores developers.

Проведено компьютерное моделирование глубинного хода поглощенной дозы в зависимости от энергии электронного облучения действующего в диапазоне 30-60 кэВ, и проведены расчеты коэффициента накопления дозы в этих условиях для полиэтилентерефталата, полиметилметакрилата, полистирола и полиэтилена низкой плотности, как модельных полимеров корпусов микроэлектронных устройств. Показано, что значения энергии электронов, соответствующие максимальному коэффициенту накопления дозы, зависят от плотности полимера.

Проведенные исследования позволяют с большой точностью определять проводимость пластиковых корпусов микроэлектронных устройств в условиях электронного облучения, что представляет особый интерес для исключения физической возможности возникновения электростатических разрядов, приводящих к отказам бортовой электроники космических аппаратов.

В работе проводится обзор современного состояния реализации нейронных сетей, их способов выполнения, а также инструментария Intel® OpenVINO™ Toolkit для выполнения нейронных сетей на различных аппаратных платформах компании Intel (CPU, GPU, Neural Compute Stick 2). Описан выбор различных генеративно-состязательных нейронных сетей и наборах данных для их тестирования, а также дано описание эксперимента на аппаратной платформе. Дается анализ производительности и себестоимости выполнения генеративно-состязательных нейронных сетей с использованием инструментария OpenVINO™ Toolkit в обычном режиме, а также с использованием Multi-Device Plugin и Heterogeneous Plugin на несколько подключенных устройствах.