Семинар «Низкоуровневое моделирование сетей на кристалле»
Регулярный научный семинар НУГ «Низкоуровневое моделирование сетей на кристалле» проводится 1 раз в 3-4 недели.
На семинаре будет обсуждаться различные аспекты разработки низкоуровневых моделей СтнК, инструментов моделирования и практических задач, решаемым с использованием СтнК.
Руководитель семинара Лежнев Евгений Владимирович.
Приглашаем всех заинтересованных студентов, аспирантов, преподавателей и научных сотрудников принять участие в семинаре в качестве слушателей или докладчиков. Чтобы получать рассылку о предстоящих докладах семинара, необходимо написать на почту руководителю НУГ (elezhnev@hse.ru).
Семинар № 1 - 06.02.2026
Обзор процессорных ядер для использования в составе сетей на кристалле
Модератор: Лежнев Е.В.
Докладчики: Батаев М.А.
Аннотация: В ходе семинара обсудили основные задачи проекта и их распределение по участникам. На семинаре свой доклад представил участник НУГ Батаев М.А. В своем доклада Батаев М.А. провел обзор процессорных ядер Picorv32 и ZAP, которые в дальнейшем планируется использовать для создания гетеронеггой СтнК. Были представлены характеристики ядер, их вычислительные возможности. Также были показаны результаты синтеза ядер в разных конфигурация на ПЛИС DE1-SoC, врезультате которого были получены таблицы с занимаемыми аппаратными ресурсами и частьотами работы. В дальнейшем эти данные будут применены для автоматизации проектирования СтнК.
Презентация НУГ_семинар_1 (PDF, 2.35 Мб)
Семинар № 2 - 27.02.2026
Разработка системы измерения производительности сетей на кристалле с использованием FPGA
Модератор: Лежнев Е.В.
Докладчики: Талибов С.М.
Аннотация: На семинаре свой доклад представил участник НУГ Талибов С.М. В своем докладе он продемонстрировал разработанную систему для измерения характеристик интерфеса подсистемы связи СтнК. Измерения производятся с помощью счетчиков событий, которые подлючаются параллельно AXI интерфейсу. Регистрируются события задержки страта транзакции чтения/записи, передачи данных записи, ответа на транзакцию записи, прихода данных чтения и др. На основе этих данных можно расчитать среднию задержку поступления ответа на транзакцию записи, процент использования каналов, среднюю задержку получения полного ответа. Для ускорения исследования был собран стенд с ПЛИС DE10-Standard, который позволил ускорить процесс получения результатов расчета характеристик более чем в 250 раз по сравнению с программной симуляцией. В дальнейшем полученные данные будут применены для анализа пропускной способности СтнК.
Презентация НУГ_семинар_2 (PDF, 2.68 Мб)
Семинар № 3 - 20.03.2026
Применение дифференциальных пар и SFP интерфейса для высокоскоростного интерфейса взаимодействия ПЛИС между собой
Модератор: Лежнев Е.В.
Докладчики: Ромашихин М.Ю.
Аннотация: На семинаре свой доклад представил участник НУГ Ромашихин М.Ю. В своем докладе он рассказал про особенности использования высокоскоростных интерфейсов (дифференциальных пар, LVDS и SFP трансиверов) для передачи данных между ПЛИС и ПК. Отдельное внимание было уделено анализу работы трансиверов на примере инструмента IBERT САПР Xilinx Vivado. Было показано, что использование высокоскоростных интерфейсов позволяет увеличить объем передаваемых данных между ПЛИС и ПК по сравнению с традиционными интерфейсами (UART) с сотен Кбит/с до единиц Гбит/с. Также было показано, что разбиения проектов систем на кристалле и сетей на кристалле на несколько ПЛИС и использование трансиверов для передачи между платами данных, позволяет до 15% сократить количество аппаратных ресурсов, а также увеличить частоту работы прототипа до 10%. В дальнейшем полученные данные будут применены для анализа занимаемых ресурсов и пропускной способности СтнК как на одной плате ПЛИС, так и на Мульти-ПЛИС комплексах.
Презентация НУГ_семинар_3 (PDF, 2.01 Мб)
Нашли опечатку?
Выделите её, нажмите Ctrl+Enter и отправьте нам уведомление. Спасибо за участие!
Сервис предназначен только для отправки сообщений об орфографических и пунктуационных ошибках.