Системы автоматизированного проектирования

В рамках данного направления силами профессорско-преподавательского состава, аспирантов департамента компьютерной инженерии МИЭМ НИУ ВШЭ, на основе материальной базы Учебной лаборатории систем автоматизированного проектирования и Учебной лаборатории интеллектуальных систем управления и робототехники ведутся прикладные исследования по следующим направлениям:

1. Использование различных датчиков, сервомоторов и управляющих узлов (на базе контроллеров, микропроцессоров, ПЛИС) для построения встраиваемых систем различного применения.
2. Построение модулей искусственного интеллекта и автоматизированного управления на аппаратной основе встраиваемых систем.
3. Использование универсальных и специализированных операционных систем для управления встраиваемыми системами.
4. Применение САПР для создания встраиваемых систем.
5. Проектирование, моделирование и верификация систем на кристалле.
6. Проектирование, моделирование и верификация многопроцессорных систем на кристалле (сетей на кристалле).

Данные исследования позволяют осуществлять разработки в следующих прикладных областях:

1. Разработка и проектирование встраиваемых интеллектуальных систем.
2. Аппаратная реализация искусственных нейронных сетей в виде различных НейроБИС на основе ПЛИС и микропроцессоров.
3. Разработка специализированных САПР, драйверов, программных продуктов и операционных систем для создания и управления встраиваемыми системами.
4. Разработка различных средств маршрутизации, цифровых фильтров, генераторов и других IP-ядер для применения в разработке на ПЛИС.

Использование ПЛИС позволяет развернуть на базе Учебной лаборатории систем автоматизированного проектирования практико-ориентированное обучение, интегрированное с прикладными исследованиями по следующим направлениям:

1. Функционально-логическое проектирование.
2. Средства проектирования систем на кристалле. САПР Quartus II (Основы проектирования в САПР Quartus II. Анализ и моделирование устройств в САПР Quartus II. Оптимизация проектов в САПР Quartus II).
3. Встраиваемые процессорные ядра (Nios II).
4. Синтез цифровых устройств на языках HDL (Основы языка Verilog. Верификация систем на кристалле).
5. Разработка проектов системного уровня (DSP Builder).

Основные результаты работ данного научного направления опубликованы в статьях и изданиях, включенных в международные наукометрические базы (Scopus, Web of Sciense, IEEE Explore)

• Глава книги Romanov A., Romanova I., Ivannikov A. Application of Exhaustive Search, Branch and Bound, Parallel Computing and Monte-Carlo Methods for the Synthesis of Quasi-Optimal Network-on-chip Topologies, in: Proceedings of XV IEEE East-West Design & Test Symposium (EWDTS'2017). Piscataway : IEEE, 2017. P. 168-173.
• Глава книги Ismail-zade M. R., Romanov A. Y., Kuzin E. Y., Danykin V. S., Chetverikov I. Hardware-Software System for Automation of Characteristics Measurement of SOI CMOS VLSI Elements under Extreme High Temperature Conditions (up to 300°C), in: Proceedings of the 2017 IEEE Russia Section Young Researchers in Electrical and Electronic Engineering Conference (2017 ElConRus)Part 2. M. : IEEE, 2017. P. 61-66.
• Глава книги Ivannikov A., Kulagin Vladimir, Romanov Aleksandr, Pozdneev B. Algebraic Models of Digital System Design Debugging Decomposition, in: Proceedings of IEEE East-West Design & Test Symposium (EWDTS'2016). Yerevan : IEEE, 2016. P. 248-251. doi
• Глава книги Romanov A. Y., Lomotin K.E., Kozlova E.S., Kolesnichenko A.L. Research of Neural Networks Application Efficiency in Automatic Scientific Articles Classification According to UDC, in: 2016 International Siberian Conference on Control and Communications (SIBCON). Proceedings. M. : HSE, 2016. Ch. 543fu4t.
• Глава книги Ivannikov A., Romanov A., Stempkovsky A. Set-theoretic Model of Digital Systems Functioning, in: 2016 International Siberian Conference on Control and Communications (SIBCON). Proceedings. M. : HSE, 2016. Ch. 308fu4t. doi
• Глава книги Romanov A. Yu., Ivannikov A. D., Romanova I. Simulation and Synthesis of Networks-on-Chip by Using NoCSimp HDL Library, in: 2016 IEEE 36th International Scientific Conference on Electronics and Nanotechnology, ELNANO 2016 - Conference Proceedings. Kiev : NTUU "KPI", 2016. P. 300-303. doi
• Глава книги Romanov A. Y., Ivannikov A. SystemC NoC Simulation as the Alternative to the HDL and High-level Modeling, in: Proceedings of the 18th FRUCT & ISPIT Conference. St. Petersburg : University ITMO, 2016. P. 285-290. doi
• Глава книги Romanov A. Yu., Romanova I. Use of Irregular Topologies for the Synthesis of Networks-on-Chip, in: 2015 IEEE 35th International Scientific Conference on Electronics and Nanotechnology, ELNANO 2015 - Conference Proceedings. Kiev : NTUU "KPI", 2015. P. 445-449. doi
• Глава книги Romanov O., Lysenko O. The Evolutionary Computation Method for the Synthesis of Networks-on-Chip Quasi-optimal Topologies, in: 2014 IEEE 34th International Scientific Conference on Electronics and Nanotechnology, ELNANO 2014 - Conference Proceedings. Kiev : NTUU "KPI", 2014. P. 403-407. doi
• Глава книги Romanov O., Lysenko O. The Comparative Analysis of the Efficiency of Regular and Pseudo-optimal Topologies of Networks-on-Chip Based on Netmaker, in: 1st Mediterranean Conference on Embedded Computing, MECO 2012. Advances and Challenges in Embedded Computing: Proceedings. Montenegro, Bar : IEEE, 2012. P. 13-16.

Статьи ВАК

• Статья Романов А. Ю. Исследование сетей на кристалле с топологией mesh с помощью модели NoCTweak // Информационные технологии. 2016. Т. 22. № 7. С. 498-503.
• Статья Романов А. Ю., Американов А. А., Лежнев Е. В., Глухих А. Ю. Разработка универсальной роботизированной платформы // Прикладная радиоэлектроника. 2016. Т. 15. № 2. С. 123-126.
• Статья Романов А. Ю. Анализ подходов к синтезу сетей на кристалле с использованием регулярных топологий // Вестник Южно-Уральского государственного университета. Серия: Компьютерные технологии, управление, радиоэлектроника. 2015. Т. 15. № 1. С. 133-139.
• Статья Романов А. Ю., Тумковский С. Р., Иванова Г. А. Моделирование сетей на кристалле на основе регулярных и квазиоптимальных топологий с помощью симулятора OCNS // Вестник Рязанского государственного радиотехнического университета. 2015. Т. 2. № 52. С. 61-66.
• Статья Romanov O. The Network-on-Chip Quasi-optimal Topology Analysis Method // Electronics and Communications. 2014. Vol. 19. No. 5(82). P. 53-56.

Контактная информация:

Романов Александр Юрьевич, к.т.н., доцент: a.romanov@hse.ru

 (495)772-95-90*15140